相比DDR2而言，DDR3內(nèi)存擁有更高的頻率以及更高的帶寬，這主要得益于DDR3內(nèi)存的預(yù)取機(jī)制。DDR3的預(yù)取機(jī)制也從DDR2的4bit預(yù)取升級(jí)為8bit預(yù)取。這樣DRAM內(nèi)核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz，當(dāng)DRAM內(nèi)核工作頻率為200MHz時(shí)，接口頻率已經(jīng)達(dá)到了1600MHz，這樣一來無疑極大的提升內(nèi)存的頻率。

　　DDR3相比DDR2還扔有更低的工作電壓，DDR3內(nèi)存采用100nm以下的生產(chǎn)工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準(zhǔn)功能，除了能獲得更好的的性能外，還更為省電。

　　從52硬件網(wǎng)站上寫的上面的規(guī)格對(duì)照表可以看到，DDR3的CL周期也將比DDR2有所提高，DDR2的CL范圍一般在2～5之間，而DDR3則在5～11之間，且附加延遲（AL）的設(shè)計(jì)也有所變化。DDR2時(shí)AL的范圍是0～4，而DDR3時(shí)AL有三種選項(xiàng)，分別是0、CL-1和CL-2。
 

　　DDR3還增加了一個(gè)4-bit Burst Chop（突發(fā)突變）模式，即由一個(gè)BL=4的讀取操作加上一個(gè)BL=4的寫入操作來合成一個(gè)BL=8的數(shù)據(jù)突發(fā)傳輸，屆時(shí)可通過A12地址線來控制這一突發(fā)模式。主要是由于DDR3的預(yù)取為8bit，其突發(fā)傳輸周期（BL，Burst Length）固定為8，為了適應(yīng)DDR2和早期的DDR架構(gòu)的系統(tǒng)下BL=4的模式而推出的。此外，DDR3還新增了重置（Reset）功能，新增ZQ校準(zhǔn)功能，點(diǎn)對(duì)點(diǎn)連接（Point-to-Point，P2P）設(shè)計(jì)等。

　　規(guī)格上有所創(chuàng)新，而在實(shí)際性能方面，DDR3的給系統(tǒng)帶來的帶寬的提升還是顯而易見的。當(dāng)然，目前的DDR3內(nèi)存多數(shù)是1066級(jí)別的產(chǎn)品，與DDR2 800實(shí)際性能相差不多，　但相信隨著DDR3的普及，更高頻率產(chǎn)品的加入，其優(yōu)勢(shì)也會(huì)慢慢體現(xiàn)出來。這種情況與此次DDR2接替DDR比較相似，DDR2 667的實(shí)際性能與DDR 400也是不分伯仲。