對于FPGA、CPLD以及結(jié)構(gòu)化ASIC設(shè)計，quartus ii是性能和效能首屈一指的設(shè)計軟件。軟件支持Altera名為Qsys的系統(tǒng)級集成工具新產(chǎn)品，實現(xiàn)了對Stratix® V FPGA系列的擴展支持，并且采用增強后的調(diào)試方案加快了電路板開發(fā)。本教程給出了如何用QuartusII，創(chuàng)建工程，創(chuàng)建源文件，綜合編譯，時序仿真，如何下載一系列的操作步驟。顯示了一個完整的開發(fā)流程，供大家參考。

QuartusII創(chuàng)建工程：

1.雙擊打開QuartusII軟件，選擇 file-----New Project Wizard...

2.彈出如下窗口，本窗口介紹創(chuàng)建一個工程需要執(zhí)行的設(shè)置，點擊next。

3.設(shè)置工程存放路徑，工程名稱，以及實體名，單擊next

4.添加源文件到該工程，如果以及有源文件，瀏覽文件點擊add，沒有源文件，直接點擊next

5.選擇使用的芯片類型，系列，還有封裝，管腳號，以及具體芯片的型號。然后next

6.選擇第三方工具，如果沒有使用的，直接next

7.列出整個工程的概要，如果有設(shè)置錯誤，點擊back重新設(shè)置，沒有錯誤，點擊finish

8.選擇，file-----new，彈出如下窗口，再選擇block diagram/Schematic File,點擊OK

9.選擇工具symbol tool

10.繪制原理圖如下，這里只是演示操作，具體編程請查看相關(guān)書籍。該原理圖方便驗證，下載好程序，測量相應(yīng)關(guān)管腳電壓。看是否成功。