接觸過(guò)電腦的朋友都清楚電腦內(nèi)存有DDR1、DDR2和DDR3，一般電腦專業(yè)人員稱為一代內(nèi)存、二代內(nèi)存和三代內(nèi)存，這兩年來(lái)DDR3內(nèi)存已經(jīng)普及，那么DDR3內(nèi)存與DDR2內(nèi)存有什么區(qū)別呢？

    1.突發(fā)長(zhǎng)度（BurstLength，BL）

　　由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期（BurstLength，BL）也固定為8，而對(duì)于DDR2和早期的DDR架構(gòu)系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個(gè)4bitBurstChop（突發(fā)突變）模式，即由一個(gè)BL=4的讀取操作加上一個(gè)BL=4的寫(xiě)入操作來(lái)合成一個(gè)BL=8的數(shù)據(jù)突發(fā)傳輸，屆時(shí)可通過(guò)A12地址線來(lái)控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。

　　2.尋址時(shí)序（Timing）

　　就像DDR2從DDR轉(zhuǎn)變而來(lái)后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2～5之間，而 DDR3則在5～11之間，且附加延遲（AL）的設(shè)計(jì)也有所變化。DDR2時(shí)AL的范圍是0～4，而DDR3時(shí)AL有三種選項(xiàng)，分別是0、CL-1和 CL-2。另外，DDR3還新增加了一個(gè)時(shí)序參數(shù)——寫(xiě)入延遲（CWD），這一參數(shù)將根據(jù)具體的工作頻率而定。推薦閱讀：電腦內(nèi)存型號(hào)基礎(chǔ)知識(shí)

　　3.DDR3新增的重置（Reset）功能

　　重置是DDR3新增的一項(xiàng)重要功能，并為此專門(mén)準(zhǔn)備了一個(gè)引腳。DRAM業(yè)界很早以前就要求增加這一功能，如今終于在DDR3上實(shí)現(xiàn)了。這一引腳將使DDR3的初始化處理變得簡(jiǎn)單。當(dāng)Reset命令有效時(shí)，DDR3內(nèi)存將停止所有操作，并切換至最少量活動(dòng)狀態(tài)，以節(jié)約電力。

　　在Reset期間，DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉，所有內(nèi)部的程序裝置將復(fù)位，DLL（延遲鎖相環(huán)路）與時(shí)鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動(dòng)靜。這樣一來(lái)，將使DDR3達(dá)到最節(jié)省電力的目的。

　　4.DDR3新增ZQ校準(zhǔn)功能

　　ZQ也是一個(gè)新增的腳，在這個(gè)引腳上接有一個(gè)240歐姆的低公差參考電阻。這個(gè)引腳通過(guò)一個(gè)命令集，通過(guò)片上校準(zhǔn)引擎（On- DieCalibrationEngine，ODCE）來(lái)自動(dòng)校驗(yàn)數(shù)據(jù)輸出驅(qū)動(dòng)器導(dǎo)通電阻與ODT的終結(jié)電阻值。當(dāng)系統(tǒng)發(fā)出這一指令后，將用相應(yīng)的時(shí)鐘周期（在加電與初始化之后用512個(gè)時(shí)鐘周期，在退出自刷新操作后用256個(gè)時(shí)鐘周期、在其他情況下用64個(gè)時(shí)鐘周期）對(duì)導(dǎo)通電阻和ODT電阻進(jìn)行重新校準(zhǔn)。

　　5.參考電壓分成兩個(gè)

　　在DDR3系統(tǒng)中，對(duì)于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號(hào)VREF將分為兩個(gè)信號(hào)，即為命令與地址信號(hào)服務(wù)的VREFCA和為數(shù)據(jù)總線服務(wù)的VREFDQ，這將有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級(jí)。