用CMOS技術實現高速模數轉換器

2019-11-03 09:03:22

字體：大中小

來源：轉載

供稿：網友

美國國家半導體

　　通信用接收器的發展趨勢是必需在信號剛一進入接收器信號通道時就進行取樣，并配備有精確的測試儀，而要達到這個目標就要依賴超高速模擬數字轉換器來實現。美國國家半導體首推的 ADC081000 芯片是一款模擬輸入帶寬高達 1.8 GHz 的 8 位 1GSPS 模擬數字轉換器，它采用 0.18 微米 (mm) 的互補金屬氧化半導體 (CMOS) 工藝技術制造。下文簡述了結構及動作的原理，并較詳細介紹了上文提到的在動作過程中起什么重要作用。

　　環顧目前的市場，大部分超高速模擬數字轉換器都采用雙極互補金屬氧化半導體 (BiCMOS) 工藝技術制造，因此 ADC081000 芯片是市場上第一款完全采用 CMOS 技術制造的模擬數字轉換器產品。由于雙極晶體管的補償電壓比 CMOS 晶體管低，而增益則較高，因此工程師一向喜歡采用雙極芯片設計模擬數字轉換器前端，例如取樣及保持放大器等信號調節電路。對于需要支持高頻率操作的系統來說，雙極芯片尤其受工程師歡迎。但雙極芯片的缺點是需要較高的供電，其功耗遠比采用 CMOS 技術的同類芯片大。ADC081000 芯片的實際功耗只有 1W 左右。相比之下，市場上功耗最低的 BiCMOS 模擬數字轉換器則耗用超過 3W 的功率。要裝設怎樣的散熱器才可將如此大量的熱量全部散發？這卻是一個令人極為頭痛的問題。ADC081000 芯片不但性能卓越，而且符合通信系統及高性能測試儀表所需的動態規格，可提供 7 以上的有效位數 (ENOB)，遠超尼奎斯特（nyquist）的規定。

　　結構及運作原理

　　高速模擬數字轉換器有多種結構可供選擇，其中以快閃式、流水線式或折疊/內插式等三種最受歡迎。采用快閃式及折疊/內插式的結構可讓數字 CMOS 工藝發揮更大的靈活性。折疊式模擬數字轉換器的優點是速度快，而且所需的比較器比快閃式模擬數字轉換器少。內插式模擬數字轉換器則只需極少量輸入放大器，而且所需的輸入電容也較低。我們所知的折疊/內插式結構便是這兩種技術的集成，其優點是管芯體積較小、功耗較低、而動態性能又很高，因此 ADC081000 芯片便采用這種結構，圖 1 所示的就是這款芯片的結構框圖。

　　1GSPS 的速度提供足夠的計時時間：

　　以 ADC081000 這類高速、高性能的集成電路來說，它們所需的時鐘信號絕對不能附隨任何噪音，以確保外部時鐘不會將不受歡迎的噪音帶進系統，影響系統的整體動態性能。ADC081000 芯片所需的時鐘必須屬于低相位噪音 (低抖動) 時鐘，而且必須能以千兆赫 (GHz) 以上的頻率操作。傳統的石英振蕩器雖然可以提供低抖動的時鐘信號，但市場上只有極少石英振蕩器能提供振蕩頻率超過幾百兆赫 (MHz) 的時鐘信號。為了確保振蕩頻率及低相位噪音符合要求，我們可以采用高頻率壓控振蕩器 (VCO)、鎖相環路 (PLL) 及石英振蕩器，并按圖 2 所示的設計將之集成一體，這是目前最佳的方法。

　　美國國家半導體最近推出業內第一款高性能的鎖相環路及壓控振蕩器二合一解決方案，進一步強化其無線通信產品系列的陣容。LMX25XX 芯片系列的優點是可將其射頻輸出的中心頻率設定在 800MHz 至 1.4GHz 之間。這系列芯片的相位噪音極低，確保所產生的抖動不會影響 ADC081000 芯片的信噪比 (SNR)。設計高速模擬數字轉換器的系統設計工程師清楚知道時鐘抖動會降低模擬數字轉換器的信噪比。以 500MHz 的輸入信號為例來說，3ps 的均方根抖動可將信噪比的最高極限降低至 40.5dB，其計算方式如下：

　　ADC081000 芯片內部產生的取樣時鐘抖動極為輕微，其影響基本上可以不理。時鐘的設計要小心處理，設計的落實也要考慮實際的應用，這樣才可充分發揮 ADC081000 芯片的性能。但其中所涉及的各種技術都不在本文的討論范圍之內。有一點卻值得一提，時鐘的設計極為重要，我們建議采用圖 2 的電路。如欲進一步查詢有關的資料，可參看 ADC081000 芯片的數據表。

　　面對每秒 1Gbps 的數據傳輸速度，我們有什么對策？

　　為了方便捕捉輸出數據，ADC081000 芯片設有低電壓差分信號傳輸 (LVDS) 及 CMOS 兩種操作模式。(下文將會簡單介紹 LVDS 技術的運作原理)。我們只要將邏輯高電平或邏輯低電平連接管腳 1，便可選擇要求的模式。采用 LVDS 模式操作時，內部的 1:2 多路分配器負責為兩個輸出總線饋電，以及將輸出數據速度降低至只有取樣率的一半。采用 CMOS 模式操作時，內部的 1:4 多路分配器負責為四個輸出總線饋電，以及將輸出數據速度降低至只有取樣率的四分之一。各總線上的數據會同時交錯處理，使每一總線能分別以 500MSPS 及 250MSPS 的速度輸出數據，令數據輸出速度合計高達 1GSPS。無論采用 LVDS 還是 CMOS 的模式操作，系統必須提供一個或多個與輸出數據傳送過程同步的輸出時鐘，以便簡化數據捕捉過程。

　　運作過程中應注意的事項　

　　把所有的高性能元器件在應用過程中都看成是一個運作整體，而不是一個個的獨立個體，這是很重要的，所以在一個應用中，運算放大器和轉換器運行好壞都會影響整體的動作。數字示波器的應用非常廣泛，通信、半導體及計算機等行業的系統設計及測試工程師都經常采用數字示波器。這種儀器倚靠一個高取樣率、高輸入帶寬的模擬數字轉換器。事實上，這是整臺儀器的心臟，因為示波器的輸入帶寬及取樣率完全由前端的模擬數字轉換器決定。例如，輸入帶寬為 1.5GHz 的 1 GSPS 示波器必須采用符合這些規格的模擬數字轉換器。測量儀器必須擁有足夠的帶寬才可準確測量信號。測量信號時，示波器的模擬帶寬必須足以支持信號內的高頻部分。例如，示波器必須能夠提供 100MHz 以上的輸入帶寬，才可無需濾波器也能測量 100MHz 的正弦波。

　　由于方波之中有部分高頻波的頻率比基本頻率高很多倍，因此示波器必須提供遠遠超過 100MHz 的輸入帶寬才可測量 100MHz 的方波。取樣時若帶寬不足，便會遺失原來信號的高頻部分及振幅。這樣，方波便無法以方波的形狀顯示在示波器的屏幕上。

　　取樣率是模擬數字轉換器將模擬信號轉為數字信號的速率。取樣率越高，高頻信號便可更精確地復原。例如，以 1GSPS 取樣率復原的 100MHz 信號比以 500MHz 取樣率復原的同一信號更接近原來的信號。因此，像 ADC081000 這類高取樣率、高輸入帶寬及低位錯誤率 (BER) 的數字模擬轉換器是將高頻信號數字化的理想轉換器，最適用于系統的設計及測試。廠商可以利用這款模擬數字轉換器開發成本低廉的高性能測試設備。

　　另外一個典型的應用是數字無線電接收器。多年來模擬數字轉換技術的發展一日千里，令接收器可以更大量采用數字集成電路。當然接收器的數字電路越靠近天線，便越能發揮接收的優勢。因此有人認為可將模擬數字轉換器置于射頻系統的輸出端，以便直接進行射頻取樣。這個設計看似較為可取，但這里產生另一個問題，我們不得不加以考慮。為了能夠預先抑制不需要的帶外信號，以及滿足模擬數字轉換器所要求的頻率范圍，已接收的信號在輸入模擬數字轉換器之前必須先加以濾波，以及接受自動增益控制。因此很多數字接收器采用折衷的辦法，先由輸出端的第一及第二中頻級將模擬信號轉為數字信號，使帶外信號還未進入模擬數字轉換器之前先行接受濾波，也確保部分信號在未進入模擬數字轉換器之前先行在模擬級接受自動增益控制，以盡量避免帶內信號過驅動模擬數字轉換器，使信號在進行模擬數字轉換之前可以達到最大的信號增益。此外，我們若采用中頻取樣及數字接收技術，便無需另外加設中頻級如混頻器、濾波器及放大器，有助減低成本，而且系統設計工程師若采用可編程數字濾波器取代固定的模擬濾波器，便可充分發揮設計上的靈活性。

　　由于 1.8GHz 的 ADC081000 芯片可提供 3dB 的帶寬，因此最適用于射頻或中頻的直接取樣。這款轉換器芯片可大幅減少所需昂貴模擬芯片的數目，有助減低系統的總體成本。此外，即使采用遠比尼奎斯特規定還要高的輸入頻率操作，總諧波失真也可保持在較低的水平，讓取樣率必定不足的系統如衛星接收系統也可正常執行工作。

　　
摘自《電子設計技術》

上一篇：寬帶用戶標識

下一篇：電話線的圖像傳輸系統的設計與實現