一種實現MPEG2傳輸流碼率調整的方法

2019-11-03 08:59:29

字體：大中小

來源：轉載

供稿：網友

李威，周正歐

電子科技大學電子工程學院，四川成都 610054

　　1 前言

　　隨著數字電視技術的發展，MPEG2標準已被廣泛地接受，它是聲音和圖像數字化的基礎標準，可用于數字電視及數字聲音廣播、數字圖像與聲音信號的傳輸及多媒體等領域。MPEG2的系統規定兩種數據格式即節目碼流(PS)和傳輸碼流(TS)，其中，節目碼流主要為本地應用設計，數據幀長度不固定，用在誤碼較低的場合(如DVD)；傳輸碼流是為廣播應用而設計的，由于信道環境不可預測，傳輸流由固定的包長構成，有利于在出現錯誤的情況下能夠迅速同步。在TS流傳輸過程中，由于時鐘出現抖動及源設備與目標設備的碼率有可能不一致，因此，有必要對碼率進行調整。

　　2 碼率調整的實觀

　　2．1 TS流的幀格式及接口

　　MPEG2標準的幀長度有兩種格式：188個字節和188個字節經過RS編碼后構成的204個字節。兩種格式的數據在調整碼率的原理上是一致的，因此本文僅以188字節的幀長度為例，TS的幀結構如圖1所示。

　　由圖1可以看出，通過對TS流幀的頭部進行設置（0x47，0xlf，0xff， 0x10)，后面的字節用0x00填充，可以人為地輸出空包，這就提供了一種較好的碼率調整方法。在調整時，先將數據存入先進先出(FIFO)，由CPLD利用本地時鐘控制FIFO讀，當至少有一幀數據時，將數據讀出，否則由CPLD發出一個空包，等待FIFO有數據并滿足條件時，再讀FIFO內部的數據，這樣實現TS流的碼率調整。

　　另外，MPEG2傳輸流數據信號有三種接口，即同步并行接口(SPI)、異步串行接口(ASI)和同步串行接口(SSI)。其中，ASI和SPI接口較常用。ASI接口的數據傳輸速率為270Mb／s，在進行碼率調整之前，需要將ASI接口中的同步字節刪除，進行串并轉換，再進一步處理。SPI接口傳輸數據率可變，幀與幀之間必須是連續的。

　　2．2 碼率調整的硬件實現

　　由以上的討論可知，碼率調整的硬件主要有ASI格式轉換電路、緩存和控制電路，同時，為了適應不同解碼設備碼率的差別，又采用了直接數字頻率合成(DDS)，輸入信號有ASI和SPI接口，最后都由SPI接口輸出標準信號，硬件構成如圖2所示。

　　2．2．1 轉換電路

　　CY7B933是美國CYPRESS公司近年推出的端到端通信接收解碼電路。它把接收到的串行比特流進行串／并轉換，這個串／并轉換是采用每10bit串行比特流作為一組來轉換為10bit字。為了保證串／并轉換是在正確的字節對齊狀態下進行，必須通過恢復字節對齊處理，而用于對齊的同步字節K28．5是恢復對齊處理的關鍵字節?；謴妥止潓R處理模塊首先搜索串行比特數據流中的K28．5字符0011111010或者1100000101，當在5個字節窗口(也就是50個比特)中搜索到兩個相鄰的K28．5特殊字符以后，就應該呈現已正確對齊的字節流。在第2個K28．5特殊字符以后接收到的第1個字節，應該具有有效的字節對齊。經過串／并轉換之后的數據字節是一個10bit字，經過88／10B解碼器解碼成8bit的字節。然后將數據或同步特殊字符輸出，通過輸出一位標志位，表明輸出的是數據或特殊字符，因此，CY7B933不能實現特殊字符的刪除，在文獻中規定了對ASI接口數據首先進行時鐘及數據的恢復、串并轉換，然后進行特殊字節的刪除，最后進行8B／10B解碼，因此，CY7B933對數據的處理順序與規定的順序不一致，但是，這并不影響最終的結果。

　　2．2.2 控制電路

　　CPLD使用lattice公司的ISPMACH4512V，它具有512個宏單元，最大工作頻率為400MHz，而且功耗極低。在這里CPLD主要有以下幾個功能。

　　1)通過CY7B933的輸出信號RDY和SC／D控制數據寫入FIFO，當輸出是數據時，將數據寫入FIFO，如果是特殊字符，停止寫入FIFO。這樣，通過寫FIFO刪除特殊字符。SPI接口的TS流采用低壓差分信號(LVDS)電平傳輸，需要將LVDS電平轉換為TTL電平，這里采用DS90C032，可將4路差分信號轉換為TTL電平信號。DS90C031將調整后的T5流由TTL電平轉化為LVDS電平。SPI接口輸出的T5流是連續的，通過CPLD可以將數據直接寫入FIFO。

　　2)控制AD9850的輸出時鐘，采用串行設置方式對輸出時鐘進行設置，以便少用。

　　3)控制FIFO的讀出及空包的插入，流程如圖2所示，主要由兩個狀態機完成。狀態機l控制湊FIFO，狀態機2對讀出的數據進行處理，建立同步。狀態機l首先監測FIFO的半滿信號，如果未到半滿，則由CPLD發出包含188字節的空包，如果已到半滿，允許讀FIFO，同時。在計數過程中，如果狀態機2的同步信號為高電平，計數器從1開始計數，讀完188個字節后，返回再監測FIFO的半滿標志。流程圖(b)實現對FIFO讀出的數據進行同步，并輸出標準的SPI接口信號，首先監測頭標志0x47，每隔188個字節再判斷一次，如果不是，則重新搜索，如果是，則隔188個字節再判斷一次，這樣，連續判斷三次表示已找到同步頭，在以后的傳輸中每188個字節判斷一次，如果失步，則重新搜索。這樣，在每次讀FIFO的時候從包頭開始正好讀出188個字節。

　　2．2．3 緩存部分

　　FIFO的選擇主要考慮FIFO太小，可能將其讀空或寫滿，如果太大則成本太高，傳輸延遲大，不利于實時傳送。選用IDT7204，它是異步FIFO，存儲容量為4K×9位，完全滿足要求。輸入ASI接口的數據經過CY7B933處理后，輸入CPLD，由CPLD控制數據寫入，刪除特殊字符，SPI接口的數據流也輸入CPLD，通過它寫入FIFO。在讀FIFO時，CPLD根據AD9850輸出的時鐘按圖3所示的的流程控制讀FIFO。

　　2．2．4 直接數字頻率合成器

　　AD公司的AD9850型直接數字頻率合成器(DDS)，特點是給定參考頻率后能夠根據頻率和相位設定值生成所需的任何頻率，前提是所需頻率要小于參考頻率的三分之一。數控振蕩器輸出的波形由內部DAC轉換，高頻成份較多，不能直接輸入到高速比較器，要增加一個考爾低通濾波器，濾除無用的高頻成份，得到高質量和高精度的方波波形。本設計通過CPLD對AD9850進行設置，只通過改變CPLD的輸出，就可以得到精確而穩定的不同輸出頻率。

　　3 結論

　　本文介紹的系統采用CY7B933、CPLD、FIFO及AD9850實現了MPEG2的TS流碼率調整，消除了信號傳輸過程中出現的抖動，解決了由于信號源與接收設備碼率不匹配的問題。采用LATTICE公司的CPLD作為邏輯控制，不僅完成了對系統的控制，而且在系統出錯時還可以進行處理。數字頻率合成器(AD9850)的采用為系統提供了很高的時鐘精度，提高了系統的使用靈活性，可以廣泛應用在各種視頻設備中。

　　
摘自《電子技術應用》

上一篇：非法VoIP檢測的技術實現及分析

下一篇：時間同步網絡