主板上各種信號說明

2020-07-16 18:56:42

字體：大中小

來源：轉載

供稿：網友

一、CPU接口信號說明
1.     A[31:3]#            I/O            Address（地址總線）
n       這組地址信號定義了CPU的最大內存尋址空間為4GB。在地址周期的第一個子周期中，這些Pin傳輸的是交易的地址，在地址周期的第二個子周期中，這些Pin傳輸的是這個交易的信息類型。
2.     A20M#             I               Adress-20 Mask（地址位20屏蔽）
       n 此信號由ICH（南橋）輸出至CPU的信號。它是讓CPU在Real Mode（真實模式）時仿真8086只有1M Byte（1兆字節）地址空間，當超過1 Mbyte位空間時A20M＃為Low，A20被驅動為0而使地址自動折返到第一個1Mbyte地址空間上。
3.     ADS#              I/O             Address Strobe（地址選通）
       n 當這個信號被宣稱時說明在地址信號上的數據是有效的。在一個新的交易中，所有Bus上的信號都在監控ADS#是否有效，一但ADS#有效，它們將會作一些相應的動作，如：奇偶檢查、協義檢查、地址譯碼等操作。
4.     ADSTB[1:0]#       I/O             Address Strobes
       n 這兩個信號主要用于鎖定A[31:3]#和REQ[4:0]#在它們的上升沿和下降沿。相應的ADSTB0#負責REQ[4:0]#和A[16:3]#，ADSTB1#負責A[31:17]#。
5.     AP[1:0]#            I/O            Address Parity（地址奇偶校驗）
       n 這兩個信號主要用對地址總線的數據進行奇偶校驗。
6.     BCLK[1:0]           I              Bus Clock（總線時鐘）
        這兩個Clock主要用于供應在Host Bus上進行交易所需的Clock。n
7.     BNR#               I/O             Block Next Request（下一塊請求）
       n 這個信號主要用于宣稱一個總線的延遲通過任一個總線代理，在這個期間，當前總線的擁有者不能做任何一個新的交易。
8.     BPRI#               I               Bus Priority Request（總線優先權請求）
       n 這個信號主要用于對系統總線使用權的仲裁，它必須被連接到系統總線的適當Pin 。當BPRI#有效時，所有其它的設備都要停止發出新的請求，除非這個請求正在被鎖定?？偩€所有者要始終保持BPRI#為有效，直到所有的請求都完成才釋放總線的控制權。
9.     BSEL[1:0]           I/O       Bus Select（總線選擇）
       n 這兩組信號主要用于選擇CPU所需的頻率，下表定義了所選的頻率：
10.   D[63:0]#             I/O          Data（數據總線）
       n 這些信號線是數據總線主要負責傳輸數據。它們提供了CPU與NB（北橋）之間64 Bit的通道。只有當DRDY#為Low時，總在線的數據才為有效，否則視為無效數據。
11.   DBI[3:0]#            I/O          Data Bus Inversion（數據總線倒置）
       n 這些信號主要用于指示數據總線的極性，當數據總在線的數據反向時，這些信號應為Low。這四個信號每個各負責16個數據總線，見下表：
12.   DBSY#                I/O          Data Bus Busy（數據總線忙）
       n 當總線擁有者在使用總線時，會驅動DBSY#為Low表示總線在忙。當DBSY#為High時，數據總線被釋放。
13.   DP[3:0]#              I/O          Data Parity（數據奇偶校驗）
       n 這四個信號主要用于對數據總在線的數據進行奇偶校驗。
14.   DRDY#                I/O          Data Ready（數據準備）
       n 當DRDY#為Low時，指示當前數據總在線的數據是有效的，若為High時，則總在線的數據為無效。
15.   DSTBN[3:0]#             I/O        Data Strobe
        Data strobe used to latch in D[63:0]#n :
16.   DSTBP[3:0]#             I/O         Data Strobe
        Data strobe used to latch inn D[63:0]# :
17.   FERR#               O          Floating Point Error（浮點錯誤）
       n 這個信號為一CPU輸出至ICH（南橋）的信號。當CPU內部浮點運算器發生一個不可遮蔽的浮點運算錯誤時，FERR#被CPU驅動為Low。
18.   GTLREF             I           GTL Reference（GTL參考電壓）
        這個信號用于設定GTLn Bus的參考電壓，這個信號一般被設為Vcc電壓的三分之二。
19.   IGNNE#              I           Ignore Numeric Error（忽略數值錯誤）
       n 這個信號為一ICH輸出至CPU的信號。當CPU出現浮點運算錯誤時需要此信號響應CPU。IGNNE#為Low時，CPU會忽略任何已發生但尚未處理的不可遮蔽的浮點運算錯誤。但若IGNNE#為High時，又有錯誤存在時，若下一個浮點指令是FINIT、FCLEX、FSAVE等浮點指令中之一時，CPU會繼續執行這個浮點指令但若指令不是上述指令時CPU會停止執行而等待外部中斷來處理這個錯誤。
20.   INIT#               I              Initialization（初始化）
       n 這個信號為一由ICH輸出至CPU的信號，與Reset功能上非常類似，但與Reset不同的是CPU內部L1 Cache和浮點運算操作狀態并沒被無效化。但TLB（地址轉換參考緩存器）與BTB（分歧地址緩存器）內數據則被無效化了。INIT＃另一點與Reset不同的是CPU必須等到在指令與指令之間的空檔才會被確認，而使CPU進入啟始狀態。
21.   INTR               I               Processor Interrupt（可遮蔽式中斷）
       n 這個信號為一由ICH輸出對CPU提出中斷要求的信號，外圍設備需要處理數據時，對中斷控制器提出中斷要求，當CPU偵測到INTR為High時，CPU先完成正在執行的總線周期，然后才開始處理INTR中斷要求。
22.   PROCHOT#            I/O          Processor Hot（CPU過溫指示）
       n 當CPU的溫度傳感器偵測到CPU的溫度超過它設定的最高度溫度時，這個信號將會變Low，相應的CPU的溫度控制電路就會動作。
23.   PWRGOOD             I             Power Good（電源OK）
       n 這個信號通常由ICH（南橋）發給CPU，來告訴CPU電源已OK，若這個信號沒有供到CPU，CPU將不能動作。
24.   REQ[4:0]#                I/O         Command Request（命令請求）
       n 這些信號由CPU接到NB（北橋），當總線擁有者開始一個新的交易時，由它來定義交易的命令。
25.   RESET#               I                 Reset（重置信號）
       n 當Reset為High時CPU內部被重置到一個已知的狀態并且開始從地址0FFFFFFF0H讀取重置后的第一個指令。CPU內部的TLB（地址轉換參考緩存器）、BTB（分歧地址緩存器）以及SDC（區段地址轉換高速緩存）當重置發生時內部數據全部都變成無效。
26.   RS[2:0]#               I                Response Status（響應狀態）
       n 這些信號由響應方來驅動，具體含義請看下表：
27.   STKOCC#               O             Socket Occupied（CPU插入）
       n 這個信號一般由CPU拉到地，在主機板上的作用主要是來告訴主機板CPU是不是第一次插入。若是第一次插入它會讓你進CMOS對CPU進行重新設定。
28.   SMI＃             I     System Management Interrupt（系統管理中斷）
       n 此信號為一由ICH輸出至CPU的信號，當CPU偵測到SMI#為Low時，即進入SMM模式（系統管理模式）并到SMRAM（System Management RAM）中讀取SMI＃處理程序，當CPU在SMM模式時NMI、INTR及SMI#中斷信號都被遮蔽掉，必需等到CPU執行RSM（Resume）指令后SMI#、NMI及INTR中斷信號才會被CPU認可。
29.   STPCLK#                 I              Stop Clock（停止時鐘）
     n   當CPU進入省電模式時，ICH（南橋）將發出這個信號給CPU，讓它把它的Clock停止。
28.   TRDY#                     I/O          Target Ready（目標準備）
       n 當TRDY#為Low時，表示目標已經準備好，可以接收數據。當為High時，Target沒有準備好。
29.   VID[4:0]                    O             Voltage ID（電壓識別）
       n 這些訊號主要用于設定CPU的工作電壓，在主機板中這些信號必須被提升到最高3V。
二、VGA接口信號說明
1.     HSYNC    O      CRT Horizontal Synchronization（水平同步信號）
       n 這個信號主要提供CRT水平掃描的信號。
2.     VSYNC    O       CRT Vertical Synchronization（垂直同步信號）
        這個信號主要提供CRT垂直掃描的信號。n
3.     RED         O       RED analog video output（紅色模擬信號輸出）
       n 這個信號主要為CRT提供紅基色模擬視頻信號。
4.    GREEN       O      Green analog video output（綠色模擬信號輸出）
        這個信號主要為CRT提供綠基色模擬視頻信號。n
5.     BLUE           O      Blue analog video output（藍色模擬信號輸出）
       n 這個信號主要為CRT提供藍基色模擬視頻信號。
6.     REFSET       I       Resistor Set（電阻設置）
       n 這個信號將會連接一顆電阻到地，主要用于內部顏色調色板DAC。這顆電阻的阻值一般為169奧姆，精度為1％。
7.     DDCA_CLK         I/O      Analog DDC Clock
       n 這個信號連接NB（北橋）與顯示器，這個Clock屬于I²C接口，它與DDCA_DATA組合使用，用于讀取顯示器的數據。
8.     DDCA_DATA       I/O     Analog DDC Clock
       n 這個信號連接NB（北橋）與顯示器，這個Data與Clock 一樣也屬于I²C接口，它與DDCA_CLK組合使用，用于讀取顯示器的數據。
三、AGP接口信號說明
1.    GPIPE#              I/O         Pipelined Read（流水線讀）
       n 這個信號由當前的Master來執行，它可以使用在AGP 2.0模式，但不能在AGP 3.0的規范使用。在AGP 3.0的規范中這個信號由DBI_HI（Dynamic Bus Inversion HI）代替。
2.    GSBA[7:0]          I             Sideband Address（邊帶地址）
        這組信號提供了一個附加的總線去傳輸地址和命令從AGPn Master（顯示卡）到GMCH（北橋）。
3.    GRBF#              I            Read Buffer Full（讀緩存區滿）
        這個信號說明Master是否可以接受先前以低優先權請求的要讀取的   n 數據。當RBF#為Low時，中裁器將停止以低優先權去讀取數據到Master。
4.    GWBF#             I            Write Buffer Full（寫緩存區滿）
       n 這個信號說明Master是否可以準備接受從核心控制器的快寫數據。當WBF#為Low時，中裁器將停止這個快寫數據的交易。
5.    ST[2:0]              O          Status Bus（總線狀態）
       n 這組信號有三BIT，可以組成八組，每組分別表示當前總線的狀態。
6.    ADSTB0             I/O       AD Bus Strobe 0（地址數據總線選通）
        這個信號可以提供2X的時序為AGP，它負責總線AD[15:0]。n
7.    ADSTB0#           I/O       AD Bus Strobe 0（地址數據總線選通）
       n 這個信號可以提供4X的時序為AGP，它負責總線AD[15:0]。
8.    ADSTB1             I/O       AD Bus Strobe 1（地址數據總線選通）
        這個信號可以提供2X的時序為AGP，它負責總線AD[31:16]。n
9.     ADSTB1#           I/O       AD Bus Strobe 1（地址數據總線選通）
       n 這個信號可以提供4X的時序為AGP，它負責線總AD[31:16]。
10.   SB_STB              I             SideBand Strobe（SideBand選通）
        這個信號主要為SBA[7:0]提供時序，它總是由AGPn Master驅動。
11.   SB_STB#            I              SideBand Strobe（SideBand選通）
        這個信號為SBA[7:n0]提供時序只在AGP 4X 模式，它總是由AGP Master驅動。
12.   CLK                    O              CLOCK（頻率）
     n   為AGP和PCI控制信號提供參考時序。
13.   PME#                     Power Management Event（電源管理事件）
        這個信號在AGPn 協議中不使用，但是它用在PCI協議中由操作系統來管理。關于PME#的詳細定義請參加PCI協議規范。
14.   TYPEDET#            Type Detect（類型檢查）
       n 從AGP發展來看，有1X、2X、4X和8X四種模式，每種模式所使用的電壓也不盡相同，那AGP控制器怎么知到你插的是什么樣的顯卡呢？就是通過這個信號來告訴AGP Control的。用這個信號來設定當前顯卡所需的電壓。
15.   FRAME#               I/O        Frame（周期框架）
        在AGP管道傳輸時這個信號不使用，這個信號只用在AGP的快寫方式。n
16.   IRDY#                   I/O        Initiator Ready（起始者備妥）
        這個信號說明AGPn Master已經準備好當前交易所需的數據，它只用在寫操作，AGP Master不允許插入等待狀態。
17.   TRDY#                  I/O       Target Ready（目標備妥）
        這個信號說明AGPn Target已經準備好整個交易所需要讀的數據，這個Target可以插入等待狀態。
18.   STOP#                I/O             Stop（停止）
       n 這個信號在AGP交易時不使用。對于快寫方式，當STOP#為Low時，停止當前交易。
19.   DEVSEL#           I/O              Device Select（設備選擇）
       n 在AGP交易時不使用。在快寫方式，當在一個交易不能完成時，它就會被使用。
20.   REQ#                  I                 Request（請求）
        這個信號用于向中裁器請求當前總線使用權為開始一個PCI orn AGP交易。
21.   GNT#                  O             Grant（保證）
       n 當中裁器收到Initiator發出請求后，若當前總線為空閑，中裁器就會通過GNT#把總線控制權交給Initiator。
22.   AD[31:0]              I/O         Address Data Bus（數據地址總線）
       n 這些信號用來傳輸地址和數據。
23.   C/BE[3:0]#         I/O     Command/Byte Enable（命令／位致能）
        當一個交易開始時，提供命令信息。在AGPn Master做寫交易時，提供有效的位信息。
四、Memory 接口信號說明
1.     SCMDCLK[5:0]             O     Differential DDR Clock(時鐘輸出）
       n SCMDCLK與SCMDCLK#是差分時鐘輸出對，地址和控制信號都在這個兩個Clock正負邊沿的交叉點采樣。每個DIMM共有三對。
2.     SCMDCLK[5:0]#          O      Differential DDR Clock(時鐘輸出）
       n 這個Clock信號的意義同上。
3.     SCS[3:0]#                    O      Chip Select（芯片選擇）
        當這些信號有效時，表示一個Chip已被選擇了，每個信號對應于SDRAM的一行。n
4.     SMA[12:0]              O           Memory Address（內存地址）
       n 這些信號主要用于提供多元的行列地址給內存。
5.     SBA[1:0]                 O           Bank Address（Bank選擇）
       n 這個些信號定義了在每個內存行中哪個Bank被選擇。Bank選擇信號和內存地址信號聯合使用可尋址到內存的任何單元。
6.     SRAS#                   O           Row Address（行地址）
       n 行地址，它和SCAS#、SWE#一起使用，用來定義內存的命令。
7.     SCAS#                  O             Column Address（列地址）
       n 列地址，它和SRAS#、SWE#一起使用，用來定義內存的命令。
8.     SWE#                    O             Write Enable（寫允許）
        寫允許信號，它與SRAS#、SCAS#一起使用，用來定義內存的命令。n
9.     SDQ[63:0]              I/O          Data Lines（數據線）
       n 這些信號線用于傳輸數據。
10.   SDM[7:0]              O             Data Mask（數據屏蔽）
        當在寫周期有效時，在內存中傳輸的數據被屏蔽。在這八個信號中每個信號負責八根數據線。n
11.   SDQS[7:0]            I/O           Data Strobe（數據選通）
       n 這些信號主要用于捕獲數據。這八個信號每個信號負責八根數據線。
12.   SCKE[3:0]             O            Clock Enable（時鐘允許）
        這個信號在上電時對內存進行初始化，它們也可以用于關閉不使用的內存數據行。          n
五、HUB 接口信號說明
1.     HL[10:0]              I/O     Packet Data（數據包）
        這些信號主要用于Hub Interface讀寫操作時傳輸數據。n
2.     HISTRS              I/O    Packet Strobe（數據選通）
3.     HISTRF              I/O    Packet Strobe Complement
        這個信號與HISTRS一起在HUBn inteface上傳輸與接收數據。
六、LAN LINK接口信號說明
1.     LAN_CLK             I           Lan I/F Clock（網絡時鐘）
        這個信號由Lann Chipset驅動輸出，它的頻率范圍在5~50Mhz。
2.     LAN_RXD[2:0]     I           Received Data（接收數據）
        這些信號是由Lan Chipset驅動輸出到南橋。n
3.     LAN_TXD[2:0]     O         Transmit Data（傳輸數據）
        這些信號是南橋驅動輸出到Lan Chipset。n
4.     LAN_RSTSYNC   O        Lan Reset（Lan Chip 復位信號）
七、EEPROM 接口信號說明
1.     EE_SHCLK        O        EEPROM Shift Clock（EEPROM時鐘）
n       這個信號由南橋驅動輸出到EEPROM。
2.     EE_DIN               I          EEPROM Data In（EEPROM數據輸入）
        這個信號是由EEPROM傳數據到南橋。n
3.     EE_DOUT           O       EEPROM Data Out（EEPROM數據輸出）
       n 這個信號是由南橋傳數據到EEPROM。
4.     EE_CS                O         EEPROM Chip Select（片選信號）
        當這個信號有效時EEPROM被選擇。n
八、PCI接口信號說明
1.     AD[31:0]               I/O          Address Data Bus（地址數據總線）
       n 是用來傳送起始地址。在內存或組態的交易期間，此地址的分辨率是一個雙字組(Double Word)(即地址可被四整除)，在讀取或寫入的交易期間，它是一個字節特定地址。
2.     PAR                     I/O          Parity Signal（同位信號）
       n 在地址階段完成后一個頻率，或是所有寫入交易的數據階段期間，在IDRY#被驅動到僭態后一個頻率，由Initiator驅動。所有讀取交易的數據階段期間，在TRDY#被驅動到僭態后一個頻率，它也會被目前所尋址的Target驅動。在地址階段完成后的一個頻率，Initiator將PAR驅動到高或低態，以保證地址總線AD[0:31]與四條指令/位組致能線 C/BE#[0:3]是偶同位（Even Parity）。
3.     C/BE[3:0]#       I/O   Command/Byte Enable（指令或字節致能）
        由Initiator驅動，在AD Bus上傳輸地址時，用來表示當前要動作的指令。在ADn Bus上傳輸數據時，用來表示在目前被尋址之Dword 內將要被傳輸的字節，以及用來傳輸數據的數據路徑。
4.     RST#               O      PCI Reset（復位信號）
        當重置信號被驅動成低態時，它會強迫所有PCI組態緩存器n Master及Target狀態機器與輸出驅動器回到初始化狀態。RST#可在不同步于PCI CLK邊緣的狀況下，被驅動或反驅動。RST#的設定也將其它的裝置特定功能初始化，但是這主題超出PCI規格的亚洲香蕉成人av网站在线观看_欧美精品成人91久久久久久久_久久久久久久久久久亚洲_热久久视久久精品18亚洲精品_国产精自产拍久久久久久_亚洲色图国产精品_91精品国产网站_中文字幕欧美日韩精品_国产精品久久久久久亚洲调教_国产精品久久一区_性夜试看影院91社区_97在线观看视频国产_68精品久久久久久欧美_欧美精品在线观看_国产精品一区二区久久精品_欧美老女人bb