當一個主板芯片被設計出來以后，工程師們就會不斷的開發新的主板驅動，不斷的挖掘主板芯片的潛在的性能。那么工程師們調節的是哪里呢?同樣的主板芯片，一些主板廠商的獨門絕技中，往往有驚人的調節功能，比如降溫，打開PAT等，這些其實都是主板芯片本來就支持的。那么這些主板廠商是如何打開這些隱蔽的功能的呢?這就是寄存器的調節。在玩轉主板的一系列文章里，我們將一步一步，讓大家從了解寄存器，到使用工具調節寄存器，再到編寫寄存器調節插件，完成從一個DIY到高手的跨越。

本文將從寄存器的概念說起，讓大家了解寄存器。

所謂寄存器(register)，就是一種時序邏輯電路，用來暫時存放參與運算的數據和運算結果。這種時序邏輯電路只包含存儲電路，由鎖存器或觸發器構成，一個觸發器能存儲1位二進制數，由N個鎖存器或觸發器可以構成N位寄存器。通過修改寄存器(register)的偏移量(offset)，我們便可以對整個系統進行優化。從底層對硬件進行修改，可以打開芯片本身卻被屏蔽的功能單元，使PC系統獲得更高的性能。

傳統主板的南北橋架構和北橋寄存器。

傳統意義上的南、北橋是以前制程的相對落后的產物。如果兩橋合在一起，面積太大。這樣，封裝難度大，良品率也無法保證。于是北橋芯片負責CPU、內存總線、AGP總線和PCI總線，南橋則負責IDE、USB甚至集成SATA、IDE RAID控制等外圍功能。

如下圖，南、北橋架構一個簡單模型

目前，南、北橋之間采用的PCI總線，越來越成為系統數據交換的瓶頸。為了PCI總線的數據延遲，很多廠商采用了新的思路，開發出了新的高速連接方式。如AMD芯片組的HyperTransport芯片連接技術，VIA芯片組的V-Link芯片連接技術，SIS芯片組使用的MUTIOL芯片連接技術等。

PCI Express采用的點對點的串行連接(serial interface)技術，支持每個設備的獨享帶寬。PCI Express串行連接內嵌時鐘技術(8b/10b模式)，時鐘信號被直接植入數據流中，而不是作為獨立信號存在。一個PCI Express連接包含多個管線，每一個管線包含基本連接的兩組差分驅動電纜(發送與接收)，并且每條管線相互獨立。PCI Express的出現，在很大程度了緩解了帶寬不足的壓力。

從以上可以看出，廠商的在南、北橋上為解決數據延遲提高帶寬所做的努力。但這并沒有涉及到南北橋架構的改變。如果單純的做為一個模型，從理想的狀態考慮，所有芯片完全整合多一個芯片內部，這樣數據延遲是最小的。當然這是不可能實現的。正是基于這個思路。一些廠商對傳統意義上的南、北橋的功能模塊做了重新的分配。

Intel針對代號為Potomac的Xeon MP處理器的芯片組Twin Castle，是Intel第一次采用內存橋與北橋芯片分離的核心邏輯部件結構。Twin Castel包括3種芯片：TNB(North Bridge , PSB controller,)，XNB(Memory Bridge , connects TNB to memory channels)和ICH5(I/O controller)。在內存連接上，采用了FB-DIMM(Fully Buffered，全緩沖)技術，將內存通道做為一個串行接口，用一個存儲緩沖器來代替DIMM寄存器?？梢栽黾臃掌飨到y可用內存通道，并兼容DDR-II。

這種內存控制器與北橋分離的設計，是一種靈活的有彈性的設計方案，可以很輕松的支持新規格的內存，而不必從新設計北橋芯片。同時減小了北橋的集成度。

Intel的做法是基于靈活性來考慮的，雖然在降低南北橋的延遲方面沒有直接的優勢。但是可以通過搭配不同的XNB芯片來靈活的采用最新工藝的內存芯片，這樣通過提高帶寬進而降低了系統的延遲。

與之思路截然相反，AMD的Hammer處理器的Athlon64/ AthlonFX處理器則直接將內存控制器(Memory controller)、傳統北橋總線接口直接集成到CPU內部。而傳統北橋的AGP控制器、與南橋進行連接的接口界面則整合到新的北橋中。新的北橋通過Hypertransport總線(最大位寬16bit，最大運行頻率800MHz，雙向傳輸，峰值帶寬6.4GB/s)與CPU連接。

目前Athlon64最高整合了單通道DDR400控制器，64/128位寬。AthlonFX則支持雙通道Registered DDR400內存。在2004年底，AMD將在Opteron甚至在Athlon64系列中整合DDR II內存控制器。

這樣的設計思路，大大降低了CPU訪問內存的延遲，消除了傳統北橋對內存支持的限制，同時CPU和內存之間不用經過處理器總線進行數據傳輸，這樣Hypertransport總線可以有更多帶寬提供給新的北橋。

CPU內部集成了內存控制器，不可避免的就失去了，CPU與內存搭配的靈活性。傳統意義上，只要更改北橋芯片就可以了，CPU不必做更大的改動。但是對于K8來說，在CPU內部做改動比起長期以來以來與其他的廠商在北橋做修改更方便的多。

如下圖。K8與內存控制器部分。

Memory Controller(MCT)就是內存控制器。作為Hammer處理器核心和DRAM Controller(DCT)聯系的橋梁。DCT決定所用內存的種類。通過改進DTC電路設計就可以提供對新的內存模組的支持。如此一來，只要更換新的CPU就可以了支持新的內存模塊，同時簡化的北橋設計方案降低了主板廠商的開發難度，讓南北橋實現整合成為可能。事實上，SiS在設計支持K7的SiS730芯片時，就將南橋和北橋整合到了一起，之間采用了Multi-threaded I/O Link技術，帶寬1.2GB/s。Nvidia的nForce3 Pro 150，同樣采用了一體化設計，支持Athlon 64 FX/Opteron。這樣可以加快芯片組的開發進度，同時也降低了成本。

從上面我們對于南、北橋的架構和發展趨勢作的介紹中可以看出來，無論是傳統的南北橋架構，還是未來的新的南北橋設計方案。北橋芯片都起著絕對的控制作用。掌握了北橋芯片，被掌握了系統的控制權。那么北橋是如何控制的呢?答案就是北橋寄存器!

北橋寄存器是北橋中的存儲單元，是一些基于RAM的控制寄存器，在系統啟動時，由BIOS來進行設置。我們在BIOS中進行設置的更改，一般都能體現到北橋(即Host Bridge)的寄存器數值的變化?；谶@樣的思路，我們可以直接修改寄存器的設置，來打開BIOS中由于某種原因屏蔽的功能，進而達到優化我們系統的目的。